1. 目的

三角関数や指数関数，対数関数などの演算ユニットは，LSI設計，特にデジタル信号処理に関わる設計において， 重要な要素の1つである．近年は，このような演算ユニットのための既存ライブラリが存在することや， LSIの微細化・高集積化が進んだことに関係して，その演算アルゴリズムや演算コストを意識せずに利用することが多くなりつつある． 一方で，LSI設計において回路規模の削減や処理の高速化，消費電力の低減などを実現するためには，利用シーンに合わせて 演算アルゴリズムや演算コストを考慮した演算ユニットを個別に用意する必要がある．

そこで，今回の課題は「三角関数」をテーマとして，演算アルゴリズムや演算コストを意識した演算ユニットの ハードウェア設計を行うことを目的とする．三角関数をテーマとした理由は，演算の基礎となる三角関数の設計を行うことで， よりハードウェアの知識理解を深め，更なる発展を望むためである．Level1の課題では，固定小数点アルゴリズムの1つである CORDIC法に着目して，「三角関数」の演算ユニットを設計する．Level2の課題では，CORDIC法に限らず，テイラー展開（マクローリン展開） やテーブル参照法，補間法など様々なアルゴリズムを用いて，低コストかつユニークな演算ユニットを設計し，処理の高速化や 回路規模の削減，消費電力の低減などを目指す．

2．設計環境

MATLAB, Synopsys Synphony

Synopsys® Synphony Model™ Compiler

Synopsys® Synplify Pro®

Synopsys® Design Compiler®

Mathworks® MATLAB® /Simulink®

または設計環境に応じまして，

Synplify Pro/Premier or その他論理合成ツール

RTL handcoding( VHDL or Verilog-HDL)

などの設計環境が挙げられます．